网络与信息安全学报 ›› 2017, Vol. 3 ›› Issue (5): 47-53.doi: 10.11959/j.issn.2096-109x.2017.00146

• 学术论文 • 上一篇    下一篇

SM3杂凑算法的SoPC组件实现

邵梦丽1,殷新春1,2,李艳梅1   

  1. 1 扬州大学信息工程学院,江苏 扬州 225000
    2 扬州大学广陵学院,江苏 扬州 225000
  • 修回日期:2017-01-05 出版日期:2017-05-01 发布日期:2017-05-13
  • 作者简介:邵梦丽(1991-),女,江苏盐城人,扬州大学硕士生,主要研究方向为国密算法的SoC设计与实现。|殷新春(1962-),男,江苏姜堰人,博士,扬州大学教授、博士生导师,主要研究方向为密码学、软件质量保障、高性能计算。|李艳梅(1991-),女,江苏徐州人,扬州大学硕士生,主要研究方向为信息安全。
  • 基金资助:
    国家自然科学基金资助项目(61472343);江苏省普通高校研究生科研创新计划项目(KYLX15_1362)

Implementation of SM3 algorithm based on SoPC component

Meng-li SHAO1,Xin-chun YIN1,2,Yan-mei LI1   

  1. 1 School of Information Engineering,Yangzhou University,Yangzhou 225000,China
    2 School of Guangling,Yangzhou University,Yangzhou 225000,China
  • Revised:2017-01-05 Online:2017-05-01 Published:2017-05-13
  • Supported by:
    The National Natural Science Foundation of China(61472343)

摘要:

首先给出了SM3在SoC上的实现,然后主要分析了算法的结构,选择Verilog语言进行算法描述,使用ModelSim进行仿真,用SoPC Builder进行接口封装,最后在Cyclone IV 系列的EP4CE22F17C8N上进行了实现,测试表明,运行频率可以达165 MHz,吞吐量为1 184.8 Mbit/s。

关键词: SM3, FPGA, 硬件实现, SoC

Abstract:

Firstly the realization of SM3 on SoC was given.The structure of the algorithm was analyzed mainly,and the algorithm was realized by the Verilog hardware description language,in order to simulate this algorithm,the Altera simulation software ModelSim was chosen,SoPC Builder was used for interface package,and finally it was implemented in the Cyclone IV EP4CE22F17C8N.Its operation frequency can reach 165 MHz and its throughput rate is 1 184.8 Mbit/s.

Key words: SM3, FPGA, hardware implementation, SoC

中图分类号: 

No Suggested Reading articles found!