摘要： 提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案，该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施。在保证硬件安全性的前提下，采用将128位运算分成4次32位运算、模块复用、优化运算次序等方法降低了硬件实现成本，同时使用3级流水线结构提高了硬件实现的速度和吞吐率。基于以上技术设计的AES IP核不仅具有抗双重旁道攻击的能力，而且拥有合理的硬件成本和运算性能。